设有单总线结构计算机的CPU数据通路及其与存储器的连接结构如题29图所示，其中，R0〜R3为通用寄存器，IR为指令寄存器，PC为程序计数器・Y和Z为临时寄存器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器。试写岀指令ADDR1,R2,RO的执行流程。指令功能为将寄存器R2与寄存器R0的内容相加，结果送入R1中。

设有单总线结构计算机的CPU数据通路及其与存储器的连接结构如题29图所示，其中，R0〜R3为通用寄存器，IR为指令寄存器，PC为程序计数器・Y和Z为临时寄存器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器。试写岀指令ADDR1,R2,RO的执行流程。指令功能为将寄存器R2与寄存器R0的内容相加，结果送入R1中。

(1)送入指令地址:PC→MAR
(2)计算下一条指令地址:PC+1→PC
(3)读入指令:DBUS→MDR,MDR→IR
(4)取第一个操作数:R2→Y
(5)取第二个操作数并执行加法:R0+Y→Z
(6)送结果:Z→R1个一